Mundarija:

VHDLda SPI Master dizayni: 6 qadam
VHDLda SPI Master dizayni: 6 qadam

Video: VHDLda SPI Master dizayni: 6 qadam

Video: VHDLda SPI Master dizayni: 6 qadam
Video: 3. SPI-интерфейс (Master) на VHDL 2024, Noyabr
Anonim
VHDLda SPI Master dizayni
VHDLda SPI Master dizayni

Ushbu qo'llanmada biz VHDLda noldan SPI avtobus ustasini loyihalashtirmoqchimiz.

1 -qadam: SPI haqida umumiy ma'lumot

  • SPI - sinxron ketma -ket avtobus
  • Uning mashhurligi va soddaligi uni ketma -ket muloqotda amalda standartga aylantirdi
  • To'liq dupleks avtobus
  • Oddiy protokol va eng tezkor ketma -ket avtobus

2 -qadam: dizayn xususiyatlari

Bu biz ishlab chiqadigan SPI Master -ning texnik xususiyatlari:

  • Barcha to'rtta ish rejimini qo'llab -quvvatlaydi; dinamik ravishda sozlanishi
  • Soat quvvatni tejashni boshqarishga imkon beradi
  • So'z uzunligi va tezligi statik tarzda sozlanishi
  • Ham uzatish, ham qabul qilish uchun yagona uzilish

3 -qadam: O'chirish

Birinchidan, bizning IP ikkita interfeysga ega bo'lishi kerak. Biri ketma -ket interfeys, ikkinchisi parallel interfeys. Seriya interfeysi SPI ning de-fakto standart signallaridan iborat: MOSI, MISO, SS, SCLK.

MOSI -ni ba'zan SDO, MISO -ni esa SDI deb atashadi.

Ketma -ket interfeys tashqi tashqi qurilmalar bilan, ya'ni SPI qullari bilan aloqa qilish uchun ishlatiladi.

Parallel interfeys bizning xo'jayinimiz bilan, ya'ni mikrokontroller yoki mikroprotsessor bilan bog'lanish uchun ishlatiladi, bu esa aslida qanday ma'lumotlarni ketma -ket chiziqlar orqali ketma -ket uzatilishi va qabul qilinishi kerakligini Masterga aytadi. Ya'ni, barcha ma'lumotlar avtobuslari parallel interfeysga tegishli.

Bizda ichki SPI mantig'ini boshqaradigan global soat bor, shuningdek biz o'zimizda ishlab chiqaradigan SCLK.

Shuningdek, bizda yozishni yoqish, soatni yoqish kabi nazorat signallari mavjud. Va uzilish va boshqa holat signallari.

Murakkab nazorat shartlari bilan shug'ullanishimiz kerak bo'lgani uchun, FSM kabi ketma -ket aloqa IP -larini loyihalash osonroq. Biz SPI masterini FSM sifatida ham loyihalashtiramiz. FSM -ni SCLK -dan ikki baravar ko'p bo'lgan boshqa ichki soat boshqaradi. Bu ichki soat global soatning sinxron hisoblagichlari yordamida yaratilgan.

Vaqt oralig'idagi domenlarni boshqaradigan barcha signallar xavfsiz tomonda bo'lishi uchun sinxronizatorlarga ega.

4 -qadam: SPI Master Core va simulyatsiya to'lqinlarining RTL ko'rinishi

SPL Master Core va simulyatsiya to'lqinlarining RTL ko'rinishi
SPL Master Core va simulyatsiya to'lqinlarining RTL ko'rinishi
SPL Master Core va simulyatsiya to'lqinlarining RTL ko'rinishi
SPL Master Core va simulyatsiya to'lqinlarining RTL ko'rinishi

Bu yalang'och RTL dizayni bo'lib, unda maxsus FPGA IP ishlatilmagan. Shunday qilib, bu har qanday FPGA uchun to'liq ko'chma kod.

Tavsiya: